數(shù)字電路實(shí)驗(yàn)箱TTL集成邏輯門的邏輯功能與參數(shù)測(cè)試

一、數(shù)字電路實(shí)驗(yàn)?zāi)康?/P>

1、掌握TTL集成與非門的邏輯功能和主要參數(shù)的測(cè)試方法

2、掌握TTL器件的使用規(guī)則

    3、進(jìn)一步熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)，基本功能和使用方法

二、實(shí)驗(yàn)原理

數(shù)字電路實(shí)驗(yàn)箱實(shí)驗(yàn)采用四輸入雙與非門74LS20，即在一塊集成塊內(nèi)含有兩個(gè)互相獨(dú)立的與非門，每個(gè)與非門有四個(gè)輸入端。其邏輯框圖、符號(hào)及引腳排列如圖1－1(a)、(b)、(c)所示。

圖1－1 74LS20邏輯框圖、邏輯符號(hào)及引腳排列

    1、與非門的邏輯功能

與非門的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出端才是低電平（即有“0”得“1”，全“1”得“0”。）

其邏輯表達(dá)式為  Y＝         

2、TTL與非門的主要參數(shù)

　 (1)低電平輸出電源電流I_CCL和高電平輸出電源電流I_CCH

    與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。I_CCL是指所有輸入端懸空，輸出端空載時(shí)，電源提供器件的電流。I_CCH是指輸出端空截，每個(gè)門各有一個(gè)以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常I_CCL＞I_CCH，它們的大小標(biāo)志著器件靜態(tài)功耗的大小。器件的最大功耗為P_CCL＝V_CCI_CCL。手冊(cè)中提供的電源電流和功耗值是指整個(gè)器件總的電源電流和總的功耗。I_CCL和I_CCH測(cè)試電路如圖1－2(a)、(b)所示。

[注意]：TTL電路對(duì)電源電壓要求較嚴(yán)，電源電壓V_CC只允許在＋5V±10％的范圍內(nèi)工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。

                        圖1－2  TTL與非門靜態(tài)參數(shù)測(cè)試電路圖

　 (2)低電平輸入電流I_iL和高電平輸入電流I_iH。I_iL是指被測(cè)輸入端接地，其余輸入端懸空，輸出端空載時(shí)，由被測(cè)輸入端流出的電流值。在多級(jí)門電路中，I_iL相當(dāng)于前級(jí)門輸出低電平時(shí)，后級(jí)向前級(jí)門灌入的電流，因此它關(guān)系到前級(jí)門的灌電流負(fù)載能力，即直接影響前級(jí)門電路帶負(fù)載的個(gè)數(shù)，因此希望I_iL小些。

I_iH是指被測(cè)輸入端接高電平，其余輸入端接地，輸出端空載時(shí)，流入被測(cè)輸入端的電流值。在多級(jí)門電路中，它相當(dāng)于前級(jí)門輸出高電平時(shí)，前級(jí)門的拉電流負(fù)載，其大小關(guān)系到前級(jí)門的拉電流負(fù)載能力，希望I_iH小些。由于I_iH較小，難以測(cè)量，一般免于測(cè)試。

    I_iL與I_iH的測(cè)試電路如圖1－2(c)、(d)所示。

　 (3)扇出系數(shù)N_O

扇出系數(shù)N_O是指門電路能驅(qū)動(dòng)同類門的個(gè)數(shù)，它是衡量門電路負(fù)載能力的一個(gè)參數(shù)，TTL與非門有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)N_OL和高電平扇出系數(shù)N_OH。通常I_iH＜I_iL，則N_OH＞N_OL，故常以N_OL作為門的扇出系數(shù)。

N_OL的測(cè)試電路如圖1－3所示，門的輸入端全部懸空，輸出端接灌電流負(fù)載R_L，調(diào)節(jié)R_L使I_OL增大，V_OL隨之增高，當(dāng)V_OL達(dá)到V_OLm（手冊(cè)中規(guī)定低電平規(guī)范值0.4V）時(shí)的I_OL就是允許灌入的最大負(fù)載電流，則

                通常N_OL≥8

   (4)電壓傳輸特性

門的輸出電壓v_O隨輸入電壓v_i而變化的曲線v_o＝f(v_i) 稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數(shù)，如輸出高電平 V_OH、輸出低電平V_OL、關(guān)門電平V_Off、開門電平V_ON、閾值電平V_T 及抗干擾容限V_NL、V_NH等值。測(cè)試電路如圖1－4所示，采用逐點(diǎn)測(cè)試法，即調(diào)節(jié)R_W，逐點(diǎn)測(cè)得V_i及V_O，然后繪成曲線。

     圖1－3 扇出系數(shù)試測(cè)電路         圖1－4  傳輸特性測(cè)試電路

   (5)平均傳輸延遲時(shí)間t_pd

t_pd是衡量門電路開關(guān)速度的參數(shù)，它是指輸出波形邊沿的0.5V_m至輸入波形對(duì)應(yīng)邊沿0.5V_m點(diǎn)的時(shí)間間隔，如圖1－5所示。

      (a) 傳輸延遲特性                       (b) t_pd的測(cè)試電路

                               圖1－5

圖1－5(a)中的t_pdL為導(dǎo)通延遲時(shí)間，t_pdH為截止延遲時(shí)間，平均傳輸延遲時(shí)間為

t_pd的測(cè)試電路如圖1－5(b)所示，由于TTL門電路的延遲時(shí)間較小，直接測(cè)量時(shí)對(duì)信號(hào)發(fā)生器和示波器的性能要求較高，故實(shí)驗(yàn)采用測(cè)量由奇數(shù)個(gè)與非門組成的環(huán)形振蕩器的振蕩周期T來求得。 其工作原理是：假設(shè)電路在接通電源后某一瞬間，電路中的A點(diǎn)為邏輯“1”，經(jīng)過三級(jí)門的延遲后，使A點(diǎn)由原來的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過三級(jí)門的延遲后，A點(diǎn)電平又重新回到邏輯“1”。電路中其它各點(diǎn)電平也跟隨變化。說明使A點(diǎn)發(fā)生一個(gè)周期的振蕩，必須經(jīng)過6 級(jí)門的延遲時(shí)間。因此平均傳輸延遲時(shí)間為

 

TTL電路的t_pd一般在10nS～40nS之間。

74LS20主要電參數(shù)規(guī)范如表1－1所示   

表1－1

參數(shù)名稱和符號(hào)			規(guī)范值	單位	測(cè)  試  條  件
直流參數(shù)	通導(dǎo)電源電流	ICCL	＜14	mA	VCC＝5V，輸入端懸空，輸出端空載
	截止電源電流	ICCH	＜7	mA	VCC＝5V，輸入端接地，輸出端空載
	低電平輸入電流	IiL	≤1.4	mA	VCC＝5V，被測(cè)輸入端接地，其他輸入端懸空，輸出端空載
	高電平輸入電流	IiH	＜50	μA	VCC＝5V，被測(cè)輸入端Vin＝2.4V，其他輸入端接地，輸出端空載。
			＜1	mA	VCC＝5V，被測(cè)輸入端Vin＝5V，其他輸入端接地，輸出端空載。
	輸出高電平	VOH	≥3.4	V	VCC＝5V，被測(cè)輸入端Vin＝0.8V，其他輸入端懸空，IOH＝400μA。
	輸出低電平	VOL	＜0.3	V	VCC＝5V，輸入端Vin＝2.0V， IOL＝12.8mA。
	扇出系數(shù)	NO	4～8	V	同VOH和VOL
交流參數(shù)	平均傳輸延遲時(shí)間	tpd	≤20	ns	VCC＝5V，被測(cè)輸入端輸入信號(hào)： Vin＝3.0V，f＝2MHz。

三、數(shù)字電路實(shí)驗(yàn)箱實(shí)驗(yàn)設(shè)備與器件

    1、+5V直流電源              2、邏輯電平開關(guān)

    3、邏輯電平顯示器           4、直流數(shù)字電壓表

    5、直流毫安表               6、直流微安表

7、74LS20×2、1K、10K電位器，200Ω電阻器(0.5W)

四、數(shù)字電路實(shí)驗(yàn)箱實(shí)驗(yàn)內(nèi)容

在合適的位置選取一個(gè)14P插座，按定位標(biāo)記插好74LS20集成塊。

1、驗(yàn)證TTL集成與非門74LS20的邏輯功能

按圖1－6接線，門的四個(gè)輸入端接邏輯開關(guān)輸出插口，以提供“0”與

“1”電平信號(hào)，開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”。門的輸出端接由 LED發(fā)光二極管組成的邏輯電平顯示器（又稱0－1指示器）的顯示插口，LED亮為邏輯“1”， 不亮為邏輯“0”。按表1－2的真值表逐個(gè)測(cè)試集成塊中兩個(gè)與非門的邏輯功能。74LS20有4個(gè)輸入端，有16個(gè)最小項(xiàng)，在實(shí)際測(cè)試時(shí)，只要通過對(duì)輸入1111、0111、1011、1101、1110五項(xiàng)進(jìn)行檢測(cè)就可判斷其邏輯功能是否正常。

 

2、74LS20主要參數(shù)的測(cè)試

(1)分別按圖1－2、1－3、1－5(b)接線并進(jìn)行測(cè)試，將測(cè)試結(jié)果記入表1－3中。

五、實(shí)驗(yàn)報(bào)告

1、記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。

2、畫出實(shí)測(cè)的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。

六、集成電路芯片簡(jiǎn)介

數(shù)字電路實(shí)驗(yàn)中所用到的集成芯片都是雙列直插式的，其引腳排列規(guī)則如圖1－1所示。識(shí)別方法是：正對(duì)集成電路型號(hào)（如74LS20）或看標(biāo)記（左邊的缺口或小圓點(diǎn)標(biāo)記），從左下角開始按逆時(shí)針方向以1，2，3，…依次排列到最后一腳（在左上角）。在標(biāo)準(zhǔn)形TTL集成電路中，電源端V_CC一般排在左上端，接地端GND一般排在右下端。如74LS20為14腳芯片，14腳為V_CC，7腳為GND。若集成芯片引腳上的功能標(biāo)號(hào)為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。

七、TTL集成電路使用規(guī)則

1、接插集成塊時(shí)，要認(rèn)清定位標(biāo)記，不得插反。

2、電源電壓使用范圍為＋4.5V～＋5.5V之間，實(shí)驗(yàn)中要求使用Vcc＝＋5V。電源極性絕對(duì)不允許接錯(cuò)。

3、閑置輸入端處理方法

   (1) 懸空，相當(dāng)于正邏輯“1”，對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實(shí)驗(yàn)時(shí)允許懸空處理。但易受外界干擾，導(dǎo)致電路的邏輯功能不正常。因此，對(duì)于接有長(zhǎng)線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。

   (2) 直接接電源電壓V_CC（也可以串入一只1～10KΩ的固定電阻）或接至某一固定電壓(＋2.4≤V≤4.5V)的電源上，或與輸入端為接地的多余與非門的輸出端相接。

   (3) 若前級(jí)驅(qū)動(dòng)能力允許，可以與使用的輸入端并聯(lián)。

4、輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當(dāng)R≤680Ω時(shí)，輸入端相當(dāng)于邏輯“0”；當(dāng)R≥4.7 KΩ時(shí)，輸入端相當(dāng)于邏輯“1”。對(duì)于不同系列的器件，要求的阻值不同。

5、輸出端不允許并聯(lián)使用（集電極開路門(OC)和三態(tài)輸出門電路(3S)除外）。否則不僅會(huì)使電路邏輯功能混亂，并會(huì)導(dǎo)致器件損壞。

    6、輸出端不允許直接接地或直接接＋5V電源，否則將損壞器件，有時(shí)為了使后級(jí)電路獲得較高的輸出電平，允許輸出端通過電阻R接至V_cc，一般取R＝3～5.1 KΩ。